-

Kioxia与Sandisk推出下一代3D闪存技术,实现4.8Gb/s的NAND接口速度

两家公司预览第十代3D闪存技术,为性能、电源效率和比特密度设定新基准

旧金山--(BUSINESS WIRE)--(美国商业资讯)-- Kioxia Corporation和Sandisk Corporation率先推出了先进的3D闪存技术,以4.8Gb/s的NAND接口速度、卓越的电源效率和更高的密度树立了行业标杆。

在2025年国际固态电路会议(ISSCC 2025)上推出的这项新3D闪存创新结合了两家公司革命性的CBA(CMOS直接键合至阵列)技术1,采用了最新的接口标准之一——适用于NAND闪存的Toggle DDR6.0,并且利用了SCA(分离命令地址)协议2(一种适用于其接口的新型命令地址输入方法)以及PI-LTT(电源隔离低抽头终端)技术3,这对于进一步降低功耗至关重要。

借助这项独特的高速技术,两家公司预计新的3D闪存的NAND接口速度将比目前正在大规模生产的第八代3D闪存提高33%,达到4.8Gb/s的接口速度。该技术还能提升数据输入/输出的电源效率,使输入功耗降低10%,输出功耗降低34%,从而实现高性能与低功耗的平衡。两家公司在预览第十代3D闪存时详细介绍称,通过将存储层数量增加到332层,并优化布局以提高平面密度,该技术使比特密度提高了59%。

Kioxia首席技术官Hideshi Miyajima表示:“随着AI技术的普及,预计产生的数据量将大幅增加,现代数据中心对提高电源效率的需求也会相应增加。Kioxia坚信,这项新技术将能够实现更大容量、更高速度和更低功耗的产品,包括用于未来存储解决方案的固态硬盘,并为AI的发展奠定基础。”

Sandisk全球战略与技术高级副总裁Alper Ilkbahar表示:“随着AI的发展,客户对存储的需求正变得日益多样化。通过我们的CBA技术创新,我们旨在推出在容量、速度、性能和资本效率方面达到最佳平衡的产品,以满足不同细分市场的客户需求。”

Kioxia和Sandisk还分享了即将推出的第九代3D闪存的计划。借助其独特的CBA技术,两家公司可以将新的CMOS技术与现有的存储单元技术相结合,以提供具有资本效率、高性能和低功耗的产品。双方都将继续致力于开发前沿的闪存技术,提供量身定制的解决方案以满足客户需求,并为数字社会的发展做出贡献。

关于Kioxia

Kioxia是全球存储解决方案领域的领军企业,致力于闪存和固态硬盘(SSD)的开发、生产和销售。其前身Toshiba Memory于2017年4月从1987年发明NAND闪存的公司Toshiba Corporation分拆而出。Kioxia致力于通过提供产品、服务和系统来为客户创造选择,并为社会创造基于存储技术的价值,从而提升世界的“记忆”。Kioxia创新的3D闪存技术BiCS FLASH™正在塑造存储技术在高密度应用领域(包括高级智能手机、PC、汽车系统、数据中心和生成式AI系统)的未来。

关于Sandisk

Sandisk提供创新的闪存解决方案和先进的存储技术,在人们追求理想的当下满足个人和企业的需求,使他们能够不断前行并拓展新的可能性。Sandisk Corporation是Western Digital (Nasdaq: WDC)的全资子公司。敬请在InstagramFacebookXLinkedInYoutube上关注Sandisk,并在Instagram上加入Sandisk团队

  1. 一种技术,其中每个CMOS晶圆和存储单元阵列晶圆在其优化状态下分别制造,然后键合在一起。
  2. 一种技术,其中命令/地址输入总线和数据传输总线完全分离为不同的总线,然后并行使用。这减少了数据输入/输出时间。
  3. 一种技术,其中现有的1.2V电源和额外的较低电压电源被用于NAND接口电源。这降低了数据输入/输出期间的功耗。

* 1Gbps计算为1,000,000,000比特/秒。此数值是在我们特定的测试环境下获得的,可能会因使用条件而有所不同。

* 公司名称、产品名称和服务名称可能第三方公司的商标。

前瞻性陈述

本新闻稿包含联邦证券法界定的前瞻性陈述,包括有关对Sandisk技术和产品的可用性、性能和影响之预期的陈述。这些前瞻性陈述基于管理层当前的预期,并且受到风险和不确定性的影响,可能导致实际结果与前瞻性陈述中明示或暗示的结果大相径庭。

可能导致实际结果与前瞻性陈述中明示或暗示的结果存在重大差异的主要风险和不确定性包括:Western Digital Corporation将其闪存业务分拆给Sandisk过程中固有的运营、财务和法律方面的挑战和困难;独立闪存业务未来的经营业绩;分拆是否能够按照预期条款和预计时间表完成,甚至是否能够完成,包括分拆的条件可能无法满足的可能性,例如政府机构可能禁止、延迟或拒绝给予必要的批准;分拆的预期收益和成本,包括预期收益可能无法在预期时间内完全实现或根本无法实现;分拆的公告和完成可能导致与客户、供应商或其他合作伙伴的关系出现潜在的负面反应或变化;对分拆公告或完成的竞争性回应;分拆导致的意外成本、负债、费用或支出;与分拆相关的诉讼;分拆可能导致关键人员流失;分拆导致管理层无法将全部精力集中于日常业务运营;地缘政治冲突对业务的影响;一般经济和/或特定行业状况的任何变化;可能影响分拆的其他经济、竞争、法律、政府、技术和其他因素;以及Sandisk Corporation于2025年1月27日提交给美国证券交易委员会(SEC)的Form 10注册陈述中作为附件99.1附上的最终信息陈述中阐述的其他风险和不确定性,相关文件可在美国证券交易委员会网站www.sec.gov上查阅。您不应过度依赖这些前瞻性陈述,这些陈述仅反映本新闻稿发布之日的情况,并且除法律要求外,Sandisk没有义务更新或修改这些前瞻性陈述以反映新的信息或事件。

免责声明:本公告之原文版本乃官方授权版本。译文仅供方便了解之用,烦请参照原文,原文版本乃唯一具法律效力之版本。

Contacts

公司联系人:
Kioxia
kioxia-hd-pr@kioxia.com

Sandisk
投资者:Investors@sandisk.com
媒体:Mediainquiries@sandisk.com

More News From Kioxia Corporation

KIOXIA固态硬盘实现与Microchip Adaptec® SmartRAID 4300系列RAID存储加速器的兼容性

东京--(BUSINESS WIRE)--(美国商业资讯)-- Kioxia Corporation今日宣布,其2.5英寸KIOXIA CM7系列企业级PCIe®5.0 NVMe™ 2.0固态硬盘、KIOXIA CD8P系列数据中心PCIe 5.0 NVMe 2.0固态硬盘,以及KIOXIA CD8系列数据中心PCIe 4.0 NVMe 1.4固态硬盘已成功完成与Microchip Technology Inc.的Adaptec® SmartRAID 4300系列RAID存储加速卡的兼容性及互操作性测试。 Adaptec SmartRAID 4300加速器最多可支持32个NVMe固态硬盘,并且每个硬盘都通过其专用通道直接连接到CPU。这一设计消除了传统单一x16主机接口常见的PCIe瓶颈,使得每个固态硬盘都能以峰值性能运行。这一创新架构提供了卓越的吞吐量和IOPS,使其成为数据密集型企业应用的理想解决方案。下一代数据中心基础设施的成功,依赖于整个生态系统的协作与互操作性,以确保现有与未来技术能够实现无缝集成。 Microchip名称和Adaptec是Microchip Technolo...

KIOXIA AiSAQ™技术已集成至Milvus向量数据库

东京--(BUSINESS WIRE)--(美国商业资讯)-- Kioxia Corporation今日宣布,其近似最近邻搜索(ANNS)软件技术KIOXIA AiSAQ™已从Milvus 2.6.4版本起正式集成到这款开源向量数据库中。通过此次集成,Milvus用户可充分利用KIOXIA AiSAQ™经SSD优化的向量搜索能力,为开发者和企业提供一条实用且经济高效的AI应用扩展路径,无需面对大规模向量搜索通常伴随的DRAM内存扩容难题。 AI行业正从构建大规模基础模型,转向部署可扩展、高性价比的推理解决方案以应对现实世界挑战。检索增强生成(RAG)是这一转型的核心,而KIOXIA AiSAQ™技术的研发初衷,就是帮助社区利用基于SSD的向量架构。其融入Milvus生态系统后,不仅降低了开源社区的采用门槛,还能支持开发者打造更快、更高效的AI应用。 KIOXIA AiSAQ™于今年早些时候首次发布,是一款开源软件技术,通过将所有与RAG相关的数据库元素存储在SSD上,大幅提升向量可扩展性*1。随着DRAM可扩展性成为海量推理和RAG工作负载的关键瓶颈,KIOXIA AiSAQ™技术实现...

Kioxia研发核心技术,助力高密度低功耗3D DRAM的实际应用

东京--(BUSINESS WIRE)--(美国商业资讯)-- 全球存储解决方案领域的领军企业Kioxia Corporation今日宣布,已研发出具备高堆叠性的氧化物半导体沟道晶体管技术,该技术将推动高密度、低功耗3D DRAM的实际应用。这项技术已于12月10日在美国旧金山举行的IEEE国际电子器件大会(IEDM)上亮相,有望降低AI服务器和物联网组件等众多应用场景的功耗。 在AI时代,市场对于具备更大容量、更低功耗、可处理海量数据的DRAM的需求持续攀升。传统DRAM技术在存储单元尺寸微缩方面已逼近物理极限,业界因此开始研究存储单元的3D堆叠技术,以此拓展存储容量。传统DRAM采用单晶硅作为堆叠存储单元中晶体管的沟道材料,这种方式会推高制造成本,同时存储单元的刷新功耗还会随存储容量的增加而成正比上升。 在去年的IEDM上,我们宣布研发出氧化物半导体沟道晶体管DRAM (OCTRAM)技术,该技术使用由氧化物半导体材料制成的垂直晶体管。在今年的大会展示中,我们推出了可实现OCTRAM 3D堆叠的高堆叠性氧化物半导体沟道晶体管技术,并完成了8层晶体管堆叠结构的功能验证。 这项新技术将...
Back to Newsroom