キオクシア：第9世代BiCS FLASHTM 512Gb TLC製品のサンプル出荷について

既存のメモリセル技術と新しいCMOS技術を融合し、高い投資効率を実現

東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- キオクシア株式会社は、本日より、第9世代のBiCS FLASH^TM3次元フラッシュメモリ技術を適用した512Gb（ギガビット）TLC（Triple-Level-Cell、3ビット/セル）製品のサンプル出荷^（注1）を開始しました。量産は2025年度中を予定しています。本製品は、低容量から中容量帯向けで高い性能や優れた電力効率を必要とするアプリケーションをターゲットとして開発しています。またAIシステムにおいてGPUの使用効率最大化を狙う当社のエンタープライズSSDなどにも展開していきます。

当社は、最先端アプリケーションの多様なニーズに応えつつ、最適な投資効率で競争力のある製品の開発に向けて、二軸の開発戦略を推進しています。具体的には、CBA (CMOS directly Bonded to Array) 技術^（注2）を活用し、既存のセル技術^（注3）と最新のCMOS技術を融合させ、投資コストを抑えつつ高性能を実現する第9世代BiCS FLASH^TM製品群と、積層数を増加させて大容量かつ高性能を実現する第10世代BiCS FLASH^TM製品群を展開します。

本製品は、第5世代BiCS FLASH™技術をベースとした120層積層プロセスのメモリセル技術と、最新のCMOS技術を活用しています。当社既存製品^（注4）と比較して、書き込み性能は61%、読み出し性能は12%向上しているほか、電力効率は書き込み時に36%、読み出し時に27%改善しています。さらに、Toggle DDR6.0インターフェースの導入により、3.6Gb/秒^（注5）の高速なNANDインターフェーススピードも実現します。また平面方向の縮小技術を組み合わせることで、ビット密度は8%向上しています。なお、512Gb TLCでは、NANDインターフェーススピード4.8Gb/秒^（注5）までの動作も検証しており、今後市場要求に応じて製品のラインアップを検討します。

キオクシアは今後もグローバルなパートナーシップを強化しながらさらなる革新を追求し、顧客の多様なニーズに応える最適なソリューションを提供してまいります。

注1　本サンプルは製品評価を目的としており、量産品とは仕様が異なる場合があります。
注2　ウエハーボンディング技術を用いて、別々に製造したCMOS回路のウエハーとメモリセルアレイのウエハーを貼り合わせる技術。
注3　第5世代（112層）と第8世代（218層）BiCS FLASH™のセル技術。各セル技術を活用したそれぞれの製品ラインアップを予定しています。
注4　本製品と同じ512Gb TLCを展開している第6世代BiCS FLASH™製品。
注5　1Gb/秒を1,000,000,000ビット/秒として計算しています。各値は特定の試験環境および条件により得られた値であり、使用する機器等の条件などによって変化します。

*製品の表示は搭載されているフラッシュメモリに基づいており、実際に使用できるメモリ容量ではありません。メモリ容量の一部を管理領域等として使用しているため、使用可能なメモリ容量（ユーザー領域）はそれぞれの製品仕様を確認ください。（メモリ容量は1ギガビットを1,073,741,824 ビットとして計算しています。）
*リードおよびライト性能はキオクシアの試験環境で特定の条件により得られた最良の値であり、ご使用機器での速度を保証するものではありません。リード及びライト性能は使用する機器等の条件により異なります。
*記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。
*このお知らせは、情報提供のみを目的としたものであり、国内外を問わず、当社の発行する株式その他の有価証券への勧誘を構成するものではありません。
*本資料に掲載されている情報（製品の仕様、サービスの内容およびお問い合わせ先など）は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。