-

Allegro DVT推出业内首款实时VVC/H.266编码IP

法国格勒诺布尔--(BUSINESS WIRE)--(美国商业资讯)-- 全球领先的视频编解码半导体IP解决方案提供商Allegro DVT今天宣布其E320视频编码IP上市,该产品支持最新的VVC/H.266编解码技术。

多功能视频编码(VVC)是联合视频专家组(JVET)正在开发的最新视频压缩标准,该专家组是ISO/IEC移动图像专家组(MPEG)和ITU-T视频编码专家组(VCEG)的合作伙伴关系。VVC编解码的成熟性已得到认可,能够满足移动电话、VOD、广播、OTT流媒体、视频会议、屏幕内容、360°和可扩展编码等所有视频应用及其对分辨率、比特率和延迟的要求。

新型E320编码IP是Allegro DVT的E300系列的最新成员,它通过在H.264、HEVC、VP9、AV1和新增加的VVC压缩标准之间共享资源来支持多种视频格式,从而最大限度降低功耗和硅面积。此外,它采用可扩展架构,能够实现从高清到8K的各种像素吞吐量和压缩质量目标,以满足各种应用和用例的需要。

Allegro DVT首席执行官Nouar Hamze表示,“Allegro DVT团队在提供具有一流视频质量、硅面积和功耗的尖端可扩展视频IP方面拥有良好的记录。业界首款VVC编码IP的发布无疑是迈出的重要一步,将有助于加快采用这一新的视频标准,提供省电、经济的硬件解决方案。除了提供同类最佳的视频质量外,E320还包括许多创新的智能功能,以满足专业和消费视频监控应用、汽车、应用处理器以及云视频转码和游戏等广泛应用的要求。”

关于Allegro DVT

Allegro DVT是世界领先的数字视频技术解决方案提供商,产品包括以H.264、HEVC、VP9、AV1、VVC和LCEVC标准为重点的兼容性码流和应用于芯片的视频编解码IP。

免责声明:本公告之原文版本乃官方授权版本。译文仅供方便了解之用,烦请参照原文,原文版本乃唯一具法律效力之版本。

Contacts

Baptiste Mignard
marcom@allegrodvt.com
+33 4 76 42 66 85

Allegro DVT



Contacts

Baptiste Mignard
marcom@allegrodvt.com
+33 4 76 42 66 85

More News From Allegro DVT

Allegro DVT 在突破性的 CHASSIS 汽车基础芯粒(Base Die)开发中发挥关键作用

法国格勒诺布尔--(BUSINESS WIRE)--(美国商业资讯)-- Allegro DVT 宣布其参与欧洲CHASSIS计划中汽车基础芯粒(Automotive Base Die)的实施。这款5纳米芯粒将为汽车半导体领域带来革命性变化,为开放、标准化的芯粒生态系统奠定基础,从而推动下一代软件定义汽车的发展。 汽车基础芯粒(Automotive Base Die)是汽车系统级芯片(SoC)基础架构的核心通信与集成枢纽,旨在通过通用芯粒互连高速(UCIe)标准实现第三方芯粒的无缝集成。该汽车基础芯粒由欧洲领先的实体——宝马(BMW)、imec和博世(Bosch)——在Chips JU计划CHASSIS框架下提供资金支持,旨在为汽车行业带来前所未有的灵活性与创新。 Allegro DVT的专业技术在这项基础技术的开发中发挥了关键作用。具体而言,Allegro DVT提供了其编码与解码半导体视频IP解决方案,协助构建基于芯粒架构的汽车系统中经过优化的高性能视频流水线。这包括用于车载摄像头系统(如ADAS高级驾驶辅助系统、环视系统和车载信息娱乐应用)的先进视频IP,支持多路高分辨率视频流。...

Allegro DVT 的 Pulsar 解码器 IP 新增对 AV2 视频编解码器的支持

法国格勒诺布尔--(BUSINESS WIRE)--(美国商业资讯)-- Allegro DVT 是 半导体视频IP 与 视频合规工具 领域的领导者,现宣布其实时 AV2 解码器 IP 已集成至 Pulsar™ D400 系列多标准解码IP并正式发布。这一里程碑是公司于2025年9月宣布计划的延续——当时公司强调了其在视频合规工具与半导体IP两个领域开发 AV2 生态系统解决方案的计划。 随着全球对高质量流媒体的需求持续加速,AV2 正崛起为下一个主流开放、免版税的视频压缩标准。AV2 由开放媒体联盟(AOM)开发,代表着视频编码领域的代际飞跃,旨在满足不断演进的流媒体需求,并开启全新的媒体体验。在 AV1 成功的基础上,AV2 引入了支持沉浸式内容(AR/VR)、多视角与分屏流媒体、改进屏幕内容处理等高级应用的能力,同时覆盖更广泛的视觉质量范围。 随着 AV2 支持的加入,Pulsar D400 系列使 SoC 和 ASIC 设计人员能够提前布局下一代流媒体应用场景,并实现设计的前瞻性。其灵活的多编解码器架构在优化的硅面积、内存带宽和功耗预算下,支持广泛采用的格式,包括 H.264、...

Allegro DVT 发布 DWP300 DeWarp 半导体 IP

法国格勒诺布尔--(BUSINESS WIRE)--(美国商业资讯)-- Allegro DVT,全球领先的半导体视频 IP 与 Video Compliance Tools 供应商,宣布在其 Zinia Pixel Processing IPs 产品组合中新增全新的 DWP300 DeWarp IP。这一最新创新进一步强化了 Allegro DVT 致力于为新一代影像和视频应用提供全面高性能解决方案的承诺。 全新的 DWP300 DeWarp IP 旨在实现最佳的硅面积与功耗效率,同时提供实时的灵活几何变换能力。该解决方案结合了可定制的软件驱动(用于生成多种几何变换的网格配置)以及专用硬件核心,可在完整视频流上实时执行几何变换。这种软硬件结合的方法能够实现精确的畸变校正,同时使客户能够轻松根据其具体应用需求进行调整。 随着汽车环视系统、智能监控、无人机、AR/VR 设备以及广角摄像系统等应用的快速增长,棱镜畸变校正已成为现代视频处理流程中的关键需求。通过在数据流中实时执行去畸变处理并结合其业内领先的 Prism Encoder IPs,Allegro DVT 能够构建更精简且完全优化...
Back to Newsroom