-
キオクシア：「ESSCIRC 2022」で56Gbps PAM4トランシーバーの誤ロック回避技術を発表
キオクシア：「ESSCIRC 2022」で56Gbps PAM4トランシーバーの誤ロック回避技術を発表
Share
東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- （ビジネスワイヤ） -- キオクシア株式会社は、56Gbps PAM4トランシーバーにおける誤ロック回避技術をミラノ（イタリア）で開催されたIEEE主催の国際会議であるEuropean Solid-State Circuits Conference 2022 (ESSCIRC 2022)にて、9月22日（現地時間）に発表しました。
本技術は、近年データセンターなどで採用され始めているPAM4の高速通信において、クロック信号（回路の動作タイミングの基準となる信号）のロック位置の誤認識を回避する技術です。当社は、本技術を用いて、MEC（Mobile Edge Computing）サーバに実装する広帯域大容量フラッシュメモリモジュールの開発を進めてまいります。
この成果は国立研究開発法人新エネルギー・産業技術総合開発機構（NEDO）の委託業務の結果得られたものです。
より詳細な情報は、以下のURLをご覧ください。
https://www.kioxia.com/ja-jp/about/news/2022/20221004-2.html
※記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。
Contacts
本資料に関するお問い合わせ先：
キオクシアホールディングス株式会社
コーポレートコミュニケーション部
山路 航太
Tel: 03-6478-2319
kioxia-hd-pr@kioxia.com
Kioxia Corporation
More News From Kioxia Corporation
キオクシア：MicrochipのAdaptec® SmartRAID 4300シリーズ RAIDストレージアクセラレーターとキオクシアSSDの相互互換性と相互運用性を確認
東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- キオクシア株式会社は、当社の2.5インチ エンタープライズおよびデータセンターPCIe® 5.0 NVMe™ SSD、およびPCIe 4.0 NVMe SSDが、Microchip Technology Inc.（マイクロチップ・テクノロジー社、以下Microchip）のRAIDストレージアクセラレーターであるAdaptec® SmartRAID 4300シリーズとの相互接続試験を行い、相互運用性を確認しました。 次世代エンタープライズおよびAIデータセンターには、現在から将来への技術をシームレスに統合するためのエコシステムの連携と相互運用性が重要です。この相互接続において、キオクシアのデータセンターおよびエンタープライズ向けSSDを活用し、セキュリティーを備えたスケーラブルなハードウェアアクセラレーテッドRAIDアーキテクチャーを実現します。今回Microchipが行った試験で相互運用性が確認されたのは、PCIe 5.0対応エンタープライズNVMe SSDの「KIOXIA CM7シリーズ」、データセンターNVMe...
キオクシア：KIOXIA AiSAQ™技術のMilvusベクトルデータベースへの採用について
東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- キオクシア株式会社のApproximate Nearest Neighbor Search（ANNS）技術であるKIOXIA AiSAQ™（キオクシア アイザック）が、オープンソースのベクトルデータベース Milvus（バージョン 2.6.4以降）に正式に採用されました。MilvusユーザーはKIOXIA AiSAQ™で最適化されたベクトル検索により、実用的かつコスト効率の高い形でAIアプリケーションを活用することが可能になります。ベクトルデータベースを活用したい開発者は、従来の大規模ベクトル検索を行う際にボトルネックとなるDRAMの容量に左右されることなく、高性能ベクトル検索を活用できます。 現在、AI業界では巨大なモデルの構築から、スケーラブルでコスト効率に優れた推論ソリューションの整備へと重心を移しています。その過程で中心となるのが、外部データを用いてAIの回答精度を向上させるRAG（Retrieval Augmented Generation）技術であり、KIOXIA AiSAQ™はSSDベースのベクトルアー...
キオクシア：高密度・低消費電力3D DRAMの実用化に向けた基盤技術を発表
東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- キオクシア株式会社は、高密度・低消費電力3D DRAMの実用化に向けた基盤技術として高積層可能な酸化物半導体チャネルトランジスタ技術を開発しました。本成果は、米国サンフランシスコで開催されたIEEEの電子素子に関する国際会議IEDM（International Electron Devices Meeting）にて、12月10日（現地時間）に発表しました。本技術を用いることで、AIサーバーやIoT製品など幅広いアプリケーションにおいて低消費電力化を実現する可能性があります。 AI時代を迎え、大容量のデータを処理するために、より大容量かつ低消費電力のDRAMの実現が期待されています。従来のDRAMではメモリセルの微細化が物理限界に近づいており、さらなる大容量化に向けてメモリセルを3次元に積層する研究が進んでいます。メモリセルを積層する際に、従来のDRAMと同様の単結晶シリコンをトランジスタのチャネル材料に使用すると、製造コストが高くなり、かつ、メモリ容量に比例して、メモリセルをリフレッシュするための電力も増加する課題が...
