-

PLDA®宣佈推出Robust Verification Toolset,以提高搭載CXL®、PCIe® 6.0或Gen-Z® Interconnect的下一代SoC的設計精確度並縮短生產時間

此工具集包含PLDA專有的驗證過程用元件,以及來自業界領先的公司Aldec®、Avery Design Systems®和西門子旗下事業部Mentor的工具。

加州聖荷西--(BUSINESS WIRE)--(美國商業資訊)-- (美國商業資訊)--PCI Express® IP和資料互連解決方案領域的業界領導者PLDA今日宣佈推出Robust Verification Toolset,這是IP驗證的突破性方法,可大幅提高設計精確度,並加快產品上市時間。IP設計的驗證過程發生在晶片設計的前端,並且需要高度的可靠性以防止耽誤生產。達到必要的驗證等級相當耗時,但是在驗證過程中走捷徑往往會導致在晶片製造結束時進行昂貴且艱難的漏洞修復。確保穩定且高品質的初始驗證過程則會有效率得多。PLDA已建立此類穩定的驗證流程,該流程結合知名外部驗證供應商提供的綜合工具集與PLDA專有的內部工具,可以顯著縮短設計階段,同時改善設計精確度。

使用同類最佳驗證解決方案構成的豐富生態系統,使PLDA的驗證工具集可以進行細緻且全面的分析和證實,以證明設計實作將適用於所有可能的定義行為。PLDA創新的驗證方法以名為DANA的PLDA專有工具為支撐,該工具可透過一系列自動報告、自動化和嚴格的後續流程來提供高效的供應鏈管理。來自這款完整工具集的資料可自動蒐集、分析和報告,從而縮短由資料管理產生的審查週期,並加快決策過程。該驗證程序在內部被稱為“Supersprint”,將提高靈活性程度,以適應客戶的時間表和自訂功能,同時專注於主要研發路線圖。

Robust Verification Toolset是PLDA、Aldec、Avery Design Systems和Mentor(全都是驗證產品方面的一流提供商)之間的合作成果。其中包含:

  • 驗證IP,涵蓋PCIe、AMBA AXI、CXL、CCIX和Gen-Z的標準符合性
  • 支援利用UVM測試平臺進行混合語言設計的模擬器
  • 來自傳統EDA提供商的綜合和靜態驗證工具,可對RTL設計和CDC的品質進行驗證

PLDA執行長Arnaud Schleich表示,「長期以來,PLDA一直是創造備受推崇且可信賴的IP設計方面的領導者,這主要受益於我們對強大驗證的投入。創建這套工具集不僅彰顯我們對完成驗證的承諾,而且還顯示我們致力於為客戶提供靈活的選擇,以及​​緩解其系統級晶片(SoC)生產的風險。」

Mentor的IC驗證解決方案部市場總監Neil Hand表示:「Mentor很高興為我們的合作夥伴PLDA提供針對PCIe和AXI互連的高性能Questa Verification IP (QVIP)解決方案,以及Questa Simulation流程。PLDA選擇Questa Verification IP為其測試套件提供PCIe標準符合性測試,該測試在高度可擴充的高性能測試平臺上進行。我們的合作成果將使雙方尋求採用先進設計的成熟PCIe解決方案的共同客戶受益。」

Avery Design Systems銷售/行銷副總裁Chris Browy表示,「我們長期以來一直是PLDA的合作夥伴,提供強大的驗證解決方案,包括其端點、根埠和交換機等眾多PCIe配置所需的模型和符合性測試套件,最高速度可達PCIe 5.0。我們也是CXL和Gen-Z IP驗證的主要合作者,因此很高興能成為PLDA最新驗證工具集的一部分,幫助為我們的共同客戶提供更好、更快的驗證。」

Aldec市場總監Louie De Luna表示:「PLDA使用Aldec的Riviera-PRO™以及UVM測試平臺進行RTL模擬和除錯,以改善對SoC和FPGA設計至關重要的環境中的驗證效率。這對於PLDA完整的介面IP套件非常重要,我們很榮幸能夠成為PLDA的合作夥伴並幫助縮短設計階段。」

更多資訊:

瞭解有關PLDA驗證解決方案的更多資訊:

關於PLDA

PLDA是半導體智慧財產權(SIP)的開發者和授權人,專注於支援數千兆速率(2.5G、 5G、8G、16G、25G、32G、56G、112G)高速互連介面和PCI Express、CCIX、CXL及Gen-Z等協議的開發。PLDA現已發展為該領域的領導者,在62個國家擁有超過3200個客戶和6400項許可證。PLDA是全球性的科技公司,在矽谷、法國、保加利亞、臺灣和中國大陸均設有辦事處。

###

商標

所有註冊商標及其他商標均屬於其各自所有者。PCI-SIG、PCI Express和PCIe是PCI-SIG的商標或註冊商標。Gen-Z是Gen-Z Consortium的商標。CXL和Compute Express Links是Compute Express Link Consortium的商標。XpressLINK是PLDA的商標。

註:相關的西門子商標列表可在此處查閱。

免責聲明:本公告之原文版本乃官方授權版本。譯文僅供方便瞭解之用,煩請參照原文,原文版本乃唯一具法律效力之版本。

Contacts

PLDA
Romain Tourneau,行銷經理,+33 4 28 38 04 66, rtourneau@plda.com

PLDA



Contacts

PLDA
Romain Tourneau,行銷經理,+33 4 28 38 04 66, rtourneau@plda.com

More News From PLDA

PLDA 和 AnalogX 宣布推出市場領先的具有超低延遲和功耗的CXL 2.0 解決方案

加州聖荷西和多倫多--(BUSINESS WIRE)--(美國商業資訊)--高速互連矽智財(IP)的領先開發商 PLDA 和低功耗多標準連接SerDes IP解決方案的領導廠商AnalogX今天宣布,雙方將PLDA CXL™ 2.0控制器和 AnalogX 32G-MR PHY 進行最佳化整合,與領先的競爭解決方案相比,延遲和功耗分別降低50%和40%。 CXL (Compute Express Link™)標準旨在擴展資料中心的異質運算能力,並為運算密集型工作負載提供更高效率的資料傳送,特別是在現行介面標準無法滿足延遲要求的情況下。在今天之前,CXL 控制器與 PHY 的領先組合提供20-40奈秒的延遲性能。PLDA 和AnalogX 自豪地宣布,經驗證,適用於CXL 2.0 的PLDA XpressLINK 控制器IP 和AnalogX 32G-Multi-Protocol SerDes PHY 的組合可產生低於12奈秒的延遲。這種業界領先的延遲直接提高了伺服器性能,有助於更快地存取設備和取得資料,而無需額外成本或日常開銷。與替代解決方案相比,PLDA 和 AnalogX將功耗降...

PLDA宣布推出用於下一代SoC設計的XpressRICH™ PCI Express® 6.0控制器IP

加州聖荷西--(BUSINESS WIRE)--(美國商業資訊)--高速互連矽智慧財產權(IP)的領先開發商PLDA今天宣布推出適用於PCIe 6.0規範的XpressRICHTM PCI Express® (PCIe®)控制器IP。PCIe 6.0規範將資料速率提高一倍,達到每秒64 GT鏈路速協調,實現了一次跨越性的進步。下一代晶片需要在系統內移動大量資料,因此對於建立這類晶片的系統單晶片(SoC)設計師和系統架構師來說,PCIe 6.0架構至關重要,該架構可應用於: 高效能運算(HPC)/雲端運算 人工智慧(AI)和機器學習 企業級儲存 企業網路 汽車 為了支援將頻寬增加一倍以達到每秒64 GT,PCIe 6.0技術使用PAM4調變,與以前的NRZ調變的1位元/週期相比,它可以執行2位元/週期。將前向錯誤更正(FEC)和循環冗餘校驗(CRC)相結合以補償更高的位元錯誤率(BER)。此外,XpressRICH for PCIe 6.0架構還支援新L0p低功耗模式,使流量在數量減少的通道上傳輸,從而在不影響流量的情況下降低功耗。 為了支援XpressRICH使用者的可設定性需求,P...

安立公司為下一代掌上型頻譜分析儀選擇PLDA的PCIe解決方案

加州聖荷西--(BUSINESS WIRE)--(美國商業資訊)--高速互聯領域的產業領導者PLDA今天宣布,安立公司已為其下一代掌上型頻譜分析器選擇PLDA的PCIe控制器IP。安立是一家創新型通訊測試與測量解決方案的全球供應商。全球實作PLDA解決方案的公司正在不斷增多,安立現在加入到他們的行列中。 由於高品質和可設定的PCIe IP已經針對高階分析儀進行了完美最佳化,因此,PCIe技術長期以來一直被測試和測量行業所採用。PLDA採用ASIC和FPGA技術的PCIe控制器解決方案的成熟度,以及該公司在出色客戶支援方面的聲譽,都是安立的關鍵決定因素。 資深產品經理Russel Lindsay表示:「安立開發需要高頻寬連接的領先掌上型測試解決方案,以滿足當今高速無線網路的需求。PLDA XpressRICH-AXI IP對連接到DMA引擎的AXI串流的支援對我們來說是一項關鍵要素,因為它允許我們的現場頻譜分析儀透過PCIe介面有效地將I/Q流傳輸到電腦上。」 PLDA的XpressRICH-AXI IP的主要功能包括: 內建DMA引擎,具有散點收集(Scatter-Gather)和描...
Back to Newsroom