-

PLDA®宣布推出Robust Verification Toolset,以提高搭载CXL®、PCIe® 6.0或Gen-Z® Interconnect的下一代SoC的设计精度并缩短生产时间

此工具集包含PLDA专有的验证过程用组件,以及来自业界领先的公司Aldec®、Avery Design Systems®和西门子旗下事业部Mentor的工具。

加州圣何塞--(BUSINESS WIRE)--(美国商业资讯)-- (美国商业资讯)--PCI Express® IP和数据互连解决方案领域的行业领导者PLDA今日宣布推出Robust Verification Toolset,这是IP验证的突破性方法,可大幅提高设计准确性,并加快产品上市时间。IP设计的验证过程发生在芯片设计的前端,并且需要高度的可靠性以防止耽误生产。达到必要的验证级别相当耗时,但是在验证过程中走捷径往往会导致在芯片制造结束时进行昂贵且难度大的漏洞修复。确保初始验证过程稳定且高质量则要高效得多。PLDA已建立此类稳定的验证流程,该流程将知名的外部验证供应商提供的综合工具集与PLDA专有的内部工具相结合,可以显著缩短设计时间,同时提高设计准确性。

通过使用丰富的、同类最佳的验证解决方案生态系统,PLDA的验证工具集可以进行细致且系统的分析和证实,以证明设计执行将适用于所有可能的定义行为。PLDA创新的验证方法以名为DANA的PLDA专有工具为支撑,该工具可通过一系列自动报告、自动化和严格的后续流程来提供高效的供应链管理。来自这款完整工具集的数据可实现自动收集、分析和报告,从而缩短由数据管理产生的审查周期,并加快决策过程。该验证程序在内部被称为“Supersprint”,将提高灵活性程度,以适应客户的时间表和自定义功能,同时专注于主要研发路线图。

Robust Verification Toolset是PLDA、Aldec、Avery Design Systems和Mentor——全部是验证产品方面的领先提供商——之间的协作成果。其中包含:

  • 验证IP,涵盖PCIe、AMBA AXI、CXL、CCIX和Gen-Z的标准符合性
  • 支持通过UVM测试平台进行的混合语言设计的仿真器
  • 来自传统EDA提供商的综合和静态验证工具,可对RTL设计和CDC的质量进行验证

PLDA首席执行官Arnaud Schleich表示,“PLDA长期以来一直是创造备受推崇且可信赖的IP设计方面的领导者,这很大程度上得益于我们致力于强大验证的承诺。创建这套工具集不仅彰显我们对完成验证的承诺,而且还表明我们致力于为客户提供灵活的选择,以及​​缓解其系统级芯片(SoC)生产的风险。”

Mentor的IC验证解决方案部市场总监Neil Hand表示:“Mentor很高兴为我们的合作伙伴PLDA提供针对PCIe和AXI互连的高性能Questa Verification IP (QVIP)解决方案,以及Questa Simulation流程。PLDA选择Questa Verification IP为其测试套件提供PCIe标准符合性测试,该测试在高度可扩展的高性能测试平台上进行。我们的协作成果将使双方寻求采用高级设计的成熟PCIe解决方案的共同客户受益。”

Avery Design Systems销售/营销副总裁Chris Browy表示,“我们长期以来一直是PLDA的合作伙伴,提供强大的验证解决方案,包括其端点、根端口和交换机等众多PCIe配置所需的模型和符合性测试套件,最高速度可达PCIe 5.0。我们还是CXL和Gen-Z IP验证的主要合作者,因此很高兴能成为PLDA最新验证工具集的一部分,帮助向我们的共同客户提供更好、更快的验证。”

Aldec市场总监Louie De Luna表示:“PLDA使用Aldec的Riviera-PRO™以及UVM测试平台进行RTL仿真和调试,以提高对SoC和FPGA设计至关重要的环境中的验证效率。这对于PLDA完整的接口IP套件非常重要,我们很荣幸能够成为PLDA的合作伙伴并帮助缩短设计时间。”

更多信息:

了解有关PLDA验证解决方案的更多信息:

关于PLDA

PLDA是半导体知识产权(SIP)的开发公司和许可方,专注于支持数千兆速率(2.5G、 5G、8G、16G、25G、32G、56G、112G)高速互连接口和PCI Express、CCIX、CXL及Gen-Z等协议的开发。PLDA现已发展成为该领域的领导者,在62个国家拥有超过3200个客户和6400项许可证。PLDA是一家全球性的科技公司,在硅谷、法国、保加利亚、台湾和中国大陆均设有办事处。

###

商标

所有注册商标及其他商标均属于其各自所有者。PCI-SIG、PCI Express和PCIe是PCI-SIG的商标或注册商标。Gen-Z是Gen-Z Consortium的商标。CXL和Compute Express Links是Compute Express Link Consortium的商标。XpressLINK是PLDA的商标。

注:相关的西门子商标列表可在此处查阅。

免责声明:本公告之原文版本乃官方授权版本。译文仅供方便了解之用,烦请参照原文,原文版本乃唯一具法律效力之版本。

Contacts

PLDA
Romain Tourneau,营销经理,+33 4 28 38 04 66,rtourneau@plda.com

PLDA



Contacts

PLDA
Romain Tourneau,营销经理,+33 4 28 38 04 66,rtourneau@plda.com

More News From PLDA

PLDA 和 AnalogX 宣布推出市场领先的具有超低延迟和功耗的CXL 2.0 解决方案

加州圣何塞和多伦多--(BUSINESS WIRE)--(美国商业资讯)--高速互连硅知识产权(IP)的领先开发商 PLDA 和低功耗多标准连接SerDes IP解决方案的领先供应商AnalogX今天宣布,双方将PLDA CXL™ 2.0控制器和 AnalogX 32G-MR PHY 进行优化整合,与领先的竞争解决方案相比,延迟和功耗分别降低50%和40%。 CXL (Compute Express Link™)标准旨在扩展数据中心的异构计算能力,并为计算密集型工作负载提供更高效的数据传送,特别是在现行接口标准无法满足延迟要求的情况下。在今天之前,CXL 控制器与 PHY 的领先组合提供20-40纳秒的延迟性能。PLDA 和AnalogX 自豪地宣布,经验证,适用于CXL 2.0 的PLDA XpressLINK 控制器IP 和AnalogX 32G-Multi-Protocol SerDes PHY 的组合可产生低于12纳秒的延迟。这种业界领先的延迟直接提高了服务器性能,有助于更快地访问设备和获取数据,而无需额外成本或日常开销。与替代解决方案相比,PLDA 和 AnalogX将功耗...

PLDA宣布推出用于下一代SoC设计的XpressRICH™ PCI Express® 6.0控制器IP

加州圣何塞--(BUSINESS WIRE)--(美国商业资讯)--高速互连硅知识产权(IP)的领先开发商PLDA今天宣布推出适用于PCIe 6.0规范的XpressRICHTM PCI Express® (PCIe®)控制器IP。PCIe 6.0规范将数据速率提高一倍,达到每秒64 GT链路速调度,实现了一次跨越性的进步。下一代芯片需要在系统内移动海量数据,因此对于创建这类芯片的片上系统(SoC)设计师和系统架构师来说,PCIe 6.0架构至关重要,该架构可应用于: 高性能计算(HPC)/云计算 人工智能(AI)和机器学习 企业级存储 企业网络 汽车 为了支持将带宽增加一倍以达到每秒64 GT,PCIe 6.0技术使用PAM4调制,与以前的NRZ调制的1位/周期相比,它可以运行2位/周期。将前向纠错(FEC)和循环冗余校验(CRC)相结合以补偿更高的误比特率(BER)。此外,XpressRICH for PCIe 6.0架构还支持新L0p低功耗模式,使流量在数量减少的通道上传输,从而在不影响流量的情况下降低功耗。 为了支持XpressRICH用户的可配置性需求,PLDA实施了大量功...

安立公司为下一代手持式频谱分析仪选择PLDA的PCIe解决方案

加州圣何塞--(BUSINESS WIRE)--(美国商业资讯)--高速互联领域的行业领导者PLDA今天宣布,安立公司已为其下一代手持式频谱分析器选择PLDA的PCIe控制器IP。安立是一家创新型通信测试与测量解决方案的全球供应商。全球实施PLDA解决方案的公司正在不断增多,安立现在加入到他们的行列中。 由于高质量和可配置的PCIe IP已经针对高端分析仪进行了完美优化,因此,PCIe技术长期以来一直被测试和测量行业所采用。PLDA基于ASIC和FPGA技术的PCIe控制器解决方案的成熟度,以及该公司在出色客户支持方面的声誉,都是安立的关键决定因素。 高级产品经理Russel Lindsay表示:“安立开发需要高带宽连接的领先手持式测试解决方案,以满足当今高速无线网络的需求。PLDA XpressRICH-AXI IP对连接到DMA引擎的AXI流的支持对我们来说是一项关键要素,因为它允许我们的现场频谱分析仪通过PCIe接口有效地将I/Q流传输到计算机上。” PLDA的XpressRICH-AXI IP的主要功能包括: 内置DMA引擎,具有散点收集(Scatter-Gather)和描述...
Back to Newsroom