-

VeriSilicon amplia portfólio de DSP com a série ZSP5000 Vision Core comprovada em silício para inteligência de borda

Arquitetura altamente escalável otimizada para visão computacional e cargas de trabalho de imagem com conjunto de instruções extensível

XANGAI--(BUSINESS WIRE)--A VeriSilicon (688521.SH) lançou hoje os IPs da série ZSP5000 de Processamento Digital de Sinais (DSP), baseados em sua arquitetura DSP de quinta geração, comprovada em silício. Esta linha de produtos adota um design altamente escalável e com eficiência energética, e foi profundamente otimizada para cargas de trabalho com uso intensivo de computação, como visão computacional e IA incorporada. Combinada à natureza configurável da arquitetura, esta série de IPs pode oferecer excelentes soluções com eficiência energética e computacional para vários dispositivos de borda.

Os IPs da série ZSP5000 incluem ZSP5000, ZSP5000UL, ZSP5000L e ZSP5000H, que proporcionam desempenho de processamento vetorial escalável, variando de 32 a 256 operações de Multiplicação-Acumulação (MAC) de 8 bits por ciclo. Para um desempenho ainda maior, o ZSP5400H multinúcleo da VeriSilicon pode combinar múltiplos núcleos ZSP5000H em uma arquitetura de diversos grupos para escalar ainda mais a capacidade de computação.

A série ZSP5000 conta com um conjunto de instruções rico e intuitivo, otimizado para facilitar a programação e o ajuste eficiente do desempenho, enquanto suas instruções dedicadas aceleram tarefas comuns de processamento de imagens e sinais, como aritmética vetorial-escalar, reduções horizontais, permutações, deslocamentos, consultas em tabelas, fixação e cálculo de médias. Ela integra a interface do coprocessador ZTurbo, possibilitando que os clientes acrescentem com facilidade instruções personalizadas e aceleradores de hardware dentro do mesmo processo, sendo compatível com a Interface de Programação de Aplicativos (API) OpenCV, que garante integração perfeita com as principais estruturas de visão computacional. Além disto, a série ZSP5000 é equipada com um subsistema de memória completo, um mecanismo DMA 3D multicanal e uma configuração multinúcleo escalável, suportando implantação flexível para um vasto espectro de aplicações.

Os IPs da série ZSP5000 são compatíveis com versões anteriores da série escalar ZSPNano da VeriSilicon, lidando com eficiência com cargas de trabalho mistas de MCU e DSP. A VeriSilicon também oferece ferramentas abrangentes de desenvolvimento ZView, incluindo um Ambiente de Desenvolvimento Integrado (IDE) baseado em Eclipse, um simulador com precisão de ciclo, compilador de otimização, depurador e ferramentas de criação de perfis, que agilizam o desenvolvimento de software e a integração de sistemas.

"Com a crescente adoção do OpenCV e o aumento de demanda por cargas de trabalho de visão computacional, junto com NPUs em computação de inteligência de borda, apresentamos o ZSP5000, nossa série DSP IP de próxima geração. Ele suporta a API OpenCV padrão do setor, permite interface simplificada com NPUs mediante nossa interface FLEXA e integra recursos de processamento de áudio integrados para aplicações multimodais", disse Weijin Dai, Diretor de Estratégia, Vice-Presidente Executivo e Diretor Geral da Divisão de IP na VeriSilicon. "A eficiência energética é essencial na borda, sendo que os IPs da série ZSP5000 apresentam uma arquitetura de acesso à memória otimizada para minimizar o consumo de energia do processador. Ele também conta com o ZTurbo, um mecanismo personalizado de extensão de instruções criado para aplicações específicas, que permite maior otimização de energia e desempenho através da integração perfeita de aceleradores de hardware. Nossos principais clientes já vêm aproveitando estes recursos, a fim de obter avanços significativos em energia e desempenho."

Sobre a VeriSilicon

A VeriSilicon se dedica a fornecer aos clientes serviços personalizados de silício com base em plataforma, abrangentes e completas, além de serviços de licenciamento de IP semicondutor, aproveitando seu IP semicondutor interno. Para informações adicionais, acesse www.verisilicon.com.

O texto no idioma original deste anúncio é a versão oficial autorizada. As traduções são fornecidas apenas como uma facilidade e devem se referir ao texto no idioma original, que é a única versão do texto que tem efeito legal.

Contacts

Contato com a mída: press@verisilicon.com

More News From VeriSilicon

VeriSilicon apresenta IP de pós-processamento de câmera CPP2000 para robótica e aplicações de visão móvel incorporadas

XANGAI--(BUSINESS WIRE)--A VeriSilicon (688521.SH) anunciou hoje seu IP de pós-processamento de câmera (CPP, Camera Post-Processing) CPP2000 de alto desempenho, ampliando as soluções de processamento de sinais de imagem (PSI) da empresa com recursos avançados de pós-processamento. Ao melhorar a qualidade da imagem e a percepção visual em cenários de imagem móvel, o CPP2000 permite um desempenho visual mais confiável em robótica, drones e outras aplicações de visão móvel. O CPP2000 integra tecno...

A VeriSilicon impulsiona a adoção comercial do AV2 em aplicações de vídeo e streaming de última geração

XANGAI--(BUSINESS WIRE)--A VeriSilicon (688521.SH) anunciou hoje que sua Unidade de Processamento de Vídeo (VPU) VC9800D oferece suporte à decodificação AV2, expandindo ainda mais o portfólio de codecs de vídeo avançados da empresa para aplicações de vídeo e streaming de última geração. O VC9800D permite a implementação flexível de tecnologias de vídeo de última geração em uma ampla gama de dispositivos inteligentes de consumo e multimídia. A VeriSilicon lançou o VC9800D com AV2 para diversos c...

O processador de tela AR HX77 da Hexagon Semi atinge consumo de energia ultrabaixo com o portfólio de IP Nano da VeriSilicon

XANGAI--(BUSINESS WIRE)--A VeriSilicon (688521.SH) anunciou hoje que a Hefei Hexagon Semiconductor (Hexagon Semi), fornecedora de SoC para processamento de imagem, adotou o portfólio de IP comprovado da VeriSilicon em seu SoC de processamento de imagem de alto desempenho da série HX77. Os IPs adotados incluem a Unidade de Processamento Gráfico (GPU) GCNanoUltraV 2.5D, o IP de Processamento DeWarp DW100 e o IP de Processamento de Tela DC9200Nano. O SoC foi finalizado com sucesso, obtendo sucesso...
Back to Newsroom