-

VeriSilicon amplia il portafoglio DSP con ZSP5000, la serie di base per computer vision testata al silicio per la Edge Intelligence

Un'architettura altamente scalabile ottimizzata per carichi di lavoro di computer vision e immagini con set di istruzioni estensibile

SHANGHAI--(BUSINESS WIRE)--VeriSilicon (688521.SH) oggi ha presentato gli IP della serie ZSP5000 Digital Signal Processing (DSP), basati sulla sua architettura DSP di quinta generazione testata al silicio. Questa linea di prodotti adotta un modello altamente scalabile ed efficiente dal punto di vista energetico, ed è stata ampiamente ottimizzata per carichi di lavoro ad alta intensità di calcolo, come l'intelligenza artificiale integrata e la computer vision. Abbinata alla natura configurabile dell'architettura, questa serie di IP è in grado di fornire soluzioni eccellenti con energia ed efficienza di calcolo per vari dispositivi edge.

Gli IP di serie ZSP5000 comprendono ZSP5000, ZSP5000UL, ZSP5000L e ZSP5000H, e offrono prestazioni di processo di vettori scalabili che vanno da 32 a 256 operazioni Multiply-Accumulate (MAC) da 8-bit per ciclo.

Il testo originale del presente annuncio, redatto nella lingua di partenza, è la versione ufficiale che fa fede. Le traduzioni sono offerte unicamente per comodità del lettore e devono rinviare al testo in lingua originale, che è l'unico giuridicamente valido.

Contacts

Contatto per i media: press@verisilicon.com

More News From VeriSilicon

Riassunto: Il processore di visualizzazione AR HX77 di Hexagon Semi raggiunge un consumo energetico estremamente basso grazie al portafoglio Nano IP di VeriSilicon

SHANGHAI--(BUSINESS WIRE)--VeriSilicon (688521.SH) ha annunciato oggi che Hefei Hexagon Semiconductor (Hexagon Semi), un fornitore di SoC di elaborazione delle immagini, ha adottato il testato portafoglio IP di VeriSilicon per il suo SoC di elaborazione delle immagini ad alte prestazioni della serie HX77. Gli IP adotatti comprendono l'IP GPU GCNanoUltraV 2.5D, l'IP di elaborazione DeWarp DW100 e l'IP di elaborazione delle visualizzazioni DC9200Nano. Il SoC è stato completato, ottenendo un primo...

Riassunto: L’IP-core potenziato VeriSilicon serie ISP8200-FS ottiene la certificazione di sicurezza funzionale ASIL B

SHANGHAI--(BUSINESS WIRE)--VeriSilicon (688521.SH) oggi ha annunciato il lancio delle ultime versioni potenziate del suo IP-core di elaborazione dei segnali d’immagine (ISP) serie ISP8200-FS, le serie ISP8200-ES e ISP8200L-ES, caratterizzate da prestazioni ed efficienza energetica perfezionate per supportare meglio i complessi sistemi di telecamere nel settore automotive. Questi IP-core potenziati hanno conseguito la certificazione di sicurezza funzionale ISO 26262 ASIL B rilasciata da TÜV NORD...

Riassunto: VeriSilicon annuncia che la NPU IP VIP9000NanoOi-FS ha ottenuto la certificazione ISO 26262 ASIL B

SHANGHAI--(BUSINESS WIRE)--VeriSilicon (688521.SH) oggi ha annunciato che la sua NPU (Neural Processing Unit) IP VIP9000NanoOi-FS ha ottenuto la certificazione ISO 26262 ASIL B, segnando un traguardo significativo nelle capacità di sicurezza funzionale del suo portafoglio di unità di elaborazione neurale. Questa IP presenta un’architettura ottimizzata per l’integrazione nei SoC, offrendo inferenza di alta qualità con bassi consumi di potenza e un ingombro ridotto sul chip. Il certificato è stat...
Back to Newsroom