PLDA宣布推出一套提供可靠驗證功能以縮短CXL 2.0應用設計階段的獨特CXL™驗證IP生態系統

一流的整合式CXL解決方案，將Avery Design Systems和Truechip的CXL驗證IP與 PLDA設計IP相結合，可降低風險並加快採用CXL設計的部署

加州聖荷西--(BUSINESS WIRE)--(美國商業資訊)-- (美國商業資訊)--高速互連解決方案的產業領導者PLDA今天宣布推出CXL™驗證IP生態系統(CXL™ Verification IP Ecosystem)，其中包括來自合作夥伴Truechip和Avery Design Systems的IP，兩家公司均是CXL設計驗證領域的先驅。Compute Express Link™ (CXL)是一種建立在PCI Express 5.0的基礎架構上的開放式產業標準互連，能夠在提高性能的同時降低複雜性和系統成本。PLDA的CXL驗證IP生態系統旨在減少設計新CXL應用的挑戰。透過結合領先的協力廠商VIP和PLDA一流的CXL控制器IP，CXL設計人員將有能力為其系統單晶片(SoC)設計選擇靈活、完整的解決方案，消除對單一來源供應商的依賴，這是降低設計風險的重要一步。

CXL是一種新興介面，它將PCIe 5.0架構用於CXL.io路徑，並新增了CXL特有的CXL.cache和CXL.mem路徑。這種組合為早期採用者帶來了可能的風險，因為CXL設備需要通過PCIe 5.0的合規性審查，而且還需要驗證CXL L2規則(CXL L2 Rules)、CXL EDS、CXL重試(CXL Retry)、CXL區塊對齊錯誤(Block Align Error)等CXL特定功能。由於沒有可用於互通性驗證的硬體，因此設計負擔越發依賴於驗證工具以確保模擬和驗證步驟的穩定可靠性。

PLDA的CXL驗證IP生態系統透過由Avery Design System和Truechip設計的多個預整合測試平臺及其各自的VIP和測試套件來因應這一挑戰。驗證生態系統可提供針對CXL 2.0和PCIe 5.0規範的功能配對IP和VIP完整解決方案的深入驗證。預整合測試平臺目前已經針對客戶開放。客戶現在可以開始評估並大幅加快IP整合的早期驗證階段速度。

Avery銷售/行銷副總裁Chris Browy表示：「我們很高興能與PLDA合作打造一流、可靠且經過預先驗證的CXL 2.0 IP解決方案，它能夠簡化設計和驗證流程，促進CXL標準的快速採用。PLDA和Avery是長期合作夥伴，在設計 IP和VIP領域都是倍受推崇的領導者，雙方緊密合作以開發高品質的CXL IP解決方案。」Avery提供全套System Verilog/UVM驗證解決方案，包括PCIe 5.0和CXL 2.0/1.1的模型、協定檢查以及合規性測試套件，適用於CXL主機、1-3型設備、交換器和重計時器。

對於此次推出的生態系統，Truechip執行長Nitin Kishore表示：「我們與PLDA的合作展現出雙方共同的價值觀，即創意、技術創新和強大的解決方案（例如CXL 2.0）。CXL是一種快取記憶體一致性互連，旨在消除CPU和高頻寬設備或記憶體子系統之間的瓶頸。CXL的應用包括人工智慧、機器學習和下一代資料中心。」他繼續補充道：「鑒於系統本身的複雜性，它需要謹慎的實作和全面的測試，我們與PLDA的合作將增強客戶體驗驗證IP的能力。之所以選擇Truechip的驗證IP解決方案，是因為我們以積極而專注的支援、客製化、靈活性和易於除錯的TruEye™圖形化使用者介面而聞名於業界。」

PLDA技術長Stephane Hauradou表示：「由於固有的延遲和性能優勢，CXL是介面設計中重要的演化步驟，但是確保可靠和強大的驗證對於CXL的普及至關重要。PLDA CXL驗證IP生態系統是這一方向的重大進步。」

更多資訊
如需瞭解有關CXL產品的更多資訊並查看 PLDA CXL 1.1/2.0驗證IP生態系統：

• 請造訪PLDA網站 - www.plda.com
• 造訪Avery Design Systems網站-https://www.avery-design.com/products/verification-ip/
• 造訪Truechips網站 - https://www.truechip.net/

關於Avery Design Systems
Avery Design Systems, Inc.成立於1999年，透過使用形式分析應用程式進行閘級X-pessimism驗證、真實X根本原因和順序回溯，以及用於PCI Express、CXL、CCIX、Gen-Z、USB、AMBA、UFS、MIPI CSI/DSI、I3C、DDR/LPDDR、HBM、ONFI/Toggle/NOR、NVM Express 的強大晶片級核心驗證IP 、SATA、AHCI、SAS、eMMC、SD/SDIO、CAN FD和FlexRay標準，使系統和SOC設計團隊能夠顯著提高功能驗證的生產率。公司與領先的IP供應商建立了多種Avery Design VIP 夥伴計畫聯盟關係。如需瞭解有關公司的更多資訊，請造訪www.avery-design.com。

關於Truechip
TrueChip是驗證IP解決方案、DFT、實體設計和驗證服務的領導廠商，此類服務有助於加速IP/SOC設計，從而降低與ASIC、FPGA和SOC開發相關的成本和風險。Truechip為所有已知協定的RISC V晶片、網路、汽車、微控制器、行動裝置、儲存、資料中心、人工智慧領域以及客製化的VIP開發提供驗證IP解決方案。公司是一家私人企業，擁有強大且經驗豐富的領導團隊，業務版圖遍及北美、歐洲和亞洲等全球地區。Truechip在業界率先提供全天候技術支援。
關注Truechip：LinkedIn、Twitter和YouTube
造訪公司網站https://www.truechip.net/

關於PLDA
PLDA是半導體智慧財產權(SIP)的開發公司和授權人，專注於支援multi-gigabit速率（2.5G、 5G、8G、16G、25G、32G、56G、112G）高速互連介面和PCI Express、CCIX、CXL及Gen-Z等協定的開發。PLDA現已發展成為該領域的領導者，在62個國家擁有超過3,200個客戶和6,400項授權。PLDA是一家全球性的科技公司，在矽谷、法國、保加利亞、臺灣和中國大陸均設有辦事處。

###

商標
所有註冊商標和其他商標均屬於各自的所有者。PCI-SIG、PCI Express和PCIe是PCI-SIG的商標或註冊商標。Gen-Z是Gen-Z Consortium的商標。CXL和Compute Express Links是Compute Express Link Consortium的商標。XpressLINK是PLDA的商標。

免責聲明：本公告之原文版本乃官方授權版本。譯文僅供方便瞭解之用，煩請參照原文，原文版本乃唯一具法律效力之版本。