-

智原推出SoC开发平台FlashKit™-22RRAM 加速AI物联网应用设计

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发领导厂商智原科技(Faraday Technology Corporation)今日发表最新FlashKit™开发平台FlashKit-22RRAM。这个专为高效能物联网与微控制器(MCU)应用所设计的平台,采用联电22ULP工艺,内建电阻式内存(RRAM, ReRAM)及完整的SoC外围及接口IP,并提供用于软硬件整合的开发工具,加速系统芯片的整合开发,为AI边缘物联设备提供高效能、低功耗且具成本效益的解决方案。

FlashKit-22RRAM整合了完整的RRAM控制子系统,支持DWORD存取,可提供与SST架构的嵌入式闪存相当的效能,且大幅降低额外光罩需求,特别适合用于 AIoT、智能家庭、穿戴式与携带型设备等消费级应用。该平台已开发完成并经过流片验证,可协助客户快速导入联电22ULP工艺并顺利量产。

FlashKit-22RRAM同时内建ARM Cortex-M7及VeeR EH1 RISC-V嵌入式处理器,并整合USB 3.0 Type-C、GMAC、PLL等多种关键IP。内建的RRAM控制器与测试(BIST)电路可确保数据存取效率与量产质量。此外,FlashKit-22RRAM搭载嵌入式 FPGA(eFPGA)模块,提升设计弹性,支持芯片导出后的逻辑变更、ECO或GPIO重新配置等需求。

智原科技营运长林世钦表示:「FlashKit-22RRAM展现智原持续提供优化平台的坚持,协助客户降低开发负担,加速产品上市。我们的客户能以高度整合且极具成本效益的方式,快速推出差异化的eNVM产品,同时保有未来需求扩展的弹性。」

关于智原科技

智原科技(Faraday Technology Corporation, TWSE: 3035)以提供造福人类、支持永续发展的芯片为使命,发展完整的ASIC解决方案,包含3D先进封装、Arm Neoverse CSS设计、FPGA-Go-ASIC与芯片实体设计服务。同时,智原拥有丰富的硅智财数据库,涵盖I/O、Cell Library 、 Memory Compiler 、 Arm-compliant CPUs 、DDR/LPDDR、MIPI D-PHY、V-by-One、USB、Ethernet、SATA、PCIe、及可程序设计高速SerDes等数百个IP。更多信息,请浏览智原科技网站www.faraday-tech.com或关注微信号faradaytech。

Contacts

媒体联络
Evan Ke 柯奕帆
+886.3.5787888 ext. 88689
evan@faraday-tech.com

Faraday Technology Corporation

TSE:3035


Contacts

媒体联络
Evan Ke 柯奕帆
+886.3.5787888 ext. 88689
evan@faraday-tech.com

More News From Faraday Technology Corporation

智原科技将参与ICCAD 2025 展示AI时代的芯实力

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售领导厂商智原科技(Faraday Technology Corporation,TWSE:3035) 将于11月20日至11月21日参加在成都举行的ICCAD 2025 (中国集成电路设计业年会),现场将展示FlashKit™-22RRAM开发平台、2.5G以太网物理层IP解决方案,并于演讲中介绍智原在AI应用的布局与成果还有2.5D/3D多源小芯片封装服务最新进展,提供给客户最适合的先进工艺以及一站式ASIC量产服务。 这次将于展会中演示的FlashKit-22RRAM低功耗平台采用UMC 22纳米工艺,内嵌Arm Cortex-M7和RISC-V VeeR EH1双架构CPU,并整合了最新的ReRAM闪存技术及可编程电路eFPGA,支持硅片后数据与程序储存与电路修改,加速物联网及智能装置等嵌入式应用的开发周期。另一项展品为基于DSP架构的2.5Gbps以太网物理层IP,兼具超低功耗、高性能与高集成度,支持10BASE-Te、100BASE-TX、1000BASE-T和2500BASE...

智原推出DDR/LPDDR通用物理层IP解决方案 适用于联电22ULP与14FFC工艺

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发领导厂商智原科技(Faraday Technology Corporation)今日宣布推出可支持第三至第五代DDR/LPDDR的通用物理层IP,适用于联电(UMC)22ULP与14FFC FinFET工艺。智原持续致力于提供优化的自有IP解决方案,协助ASIC客户提升开发效率与产品成本竞争力。 智原的DDR/LPDDR物理层IP解决方案,已广泛应用在多项SoC设计案中,已通过硅验证及单芯片系统整合验证,其高度稳定性与兼容性完全符合JEDEC规范,可确保与内存芯片间资传输效能,同时也优化了功耗表现。22ULP PHY支持低至0.8V的操作电压,特别适用在行动装置、5G与物联网等功耗敏感的应用。14nm物理层支持DDR5/LPDDR5,提供高达6400Mbps的传输速率,并内建参数调整机制、阻抗匹配校正与DFE等功能,确保讯号传输的质量与稳定性。 智原科技营运长林世钦表示:「随着SoC设计日益复杂,市场对高效能与低功耗的内存解决方案需求不断提升。智原提供涵盖控制电路、物理层及子系统整合服务的完...

智原推出最新SerDes IP持续布局联电22纳米IP解决方案

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology Corporation,TWSE:3035)今日宣布其10G SerDes硅智财现已导入联电22纳米工艺。该最新SerDes IP符合高速传输需求,支持多种主流协议,并针对工业自动化、AIoT、5G调制解调器、光纤到户(FTTH)与先进网通等应用进行优化。 智原自2013年以来即持续提供稳健且高效能的SerDes解决方案。此次推出的10G SerDes IP兼容于多项关键协议,包括PCIe Gen1/2/3、USB 3.2 Gen1/2,以及各类xPON标准,并支持多种被动光纤网络(PON)技术,例如 10G-EPON、EPON、XGPON、XGSPON与GPON,展现高度弹性,适用于光网络单元(ONU)设计整合。 为协助客户加速产品开发并降低整合风险,智原亦提供完整的IP客制化与设计服务,涵盖子系统整合、硬核实现,以及从芯片内部、IO到封装与电路板层级的整合讯号/电源完整性(SI/PI)分析。该全方位支持方案有助于客户简化开发流程,缩...
Back to Newsroom