-

智原持续布局视频接口IP 全面涵盖联电55纳米至22纳米工艺

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售厂商智原科技﹝Faraday Technology Corporation,TWSE:3035﹞今日宣布,其高性价比的MIPI D-PHY 和V-by-One PHY IP已经全面涵盖联电55纳米至22纳米生产工艺。这些高速视频IP解决方案旨在满足AIoT、工业、消费电子和汽车应用的需求,累计出货量已超过1亿颗,量产质量可靠性经过广泛验证。

智原持续为ASIC服务与硅智财授权模式提供优异的视频解决方案,其最新推出的22纳米 MIPI D-PHY IP可以在0.8V电压低功耗模式下工作,较前一代28纳米产品,功耗降低12%,面积减少10%。该IP支持多条数据传输速率为80Mbps至2.5Gbps/条的高帧率视频传输,提供可定制的组合IO接口以适配各种视频RX接口,并提供灵活的数据和时钟线配置,满足不同设备接口的需求。

智原的22纳米V-by-One HS PHY IP接收端均符合V-by-One HS V1.4/1.5标准,支持每通道600Mbps至4Gbps的数据传输速率; 可以在 0.8V电压低功耗模式下工作,较前一代28nm产品功耗降低20%,面积减少30%。此外,该IP支持数据混淆与CDR(时钟数据恢复)等功能,有效解决讯号扭曲(skew)的问题并降低了电磁干扰(EMI)的影响。

智原科技营运长林世钦表示:「智原持续投入高速视频接口解决方案,提供面向应用的设计服务,包含多通道配置与组合IO接口解决方案等IP客制化服务,以及协助客户将设计无缝移植至其他工艺。作为领先的ASIC设计服务和IP解决方案供应商,智原旨在帮助客户简化其研发工作,加快产品上市时间,掌握商机。」

关于智原科技

智原科技(Faraday Technology Corporation, TWSE: 3035)以提供造福人类、支持永续发展的芯片为使命,发展完整的ASIC解决方案,包含3D先进封装、Arm Neoverse CSS设计、FPGA-Go-ASIC与芯片实体设计服务。同时,智原拥有丰富的硅智财数据库,涵盖I/O、Cell Library、Memory Compiler、Arm-compliant CPUs、DDR/LPDDR、MIPI D-PHY、V-by-One、USB、Ethernet、SATA、PCIe、及可程序设计高速SerDes等数百个IP。更多信息,请浏览智原科技网站www.faraday-tech.com或关注微信号faradaytech。

Contacts

媒体联络
Evan Ke 柯奕帆
+886.3.5787888 ext. 88689
evan@faraday-tech.com

Faraday Technology Corporation

TSE:3035


Contacts

媒体联络
Evan Ke 柯奕帆
+886.3.5787888 ext. 88689
evan@faraday-tech.com

More News From Faraday Technology Corporation

智原科技将参与ICCAD 2025 展示AI时代的芯实力

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售领导厂商智原科技(Faraday Technology Corporation,TWSE:3035) 将于11月20日至11月21日参加在成都举行的ICCAD 2025 (中国集成电路设计业年会),现场将展示FlashKit™-22RRAM开发平台、2.5G以太网物理层IP解决方案,并于演讲中介绍智原在AI应用的布局与成果还有2.5D/3D多源小芯片封装服务最新进展,提供给客户最适合的先进工艺以及一站式ASIC量产服务。 这次将于展会中演示的FlashKit-22RRAM低功耗平台采用UMC 22纳米工艺,内嵌Arm Cortex-M7和RISC-V VeeR EH1双架构CPU,并整合了最新的ReRAM闪存技术及可编程电路eFPGA,支持硅片后数据与程序储存与电路修改,加速物联网及智能装置等嵌入式应用的开发周期。另一项展品为基于DSP架构的2.5Gbps以太网物理层IP,兼具超低功耗、高性能与高集成度,支持10BASE-Te、100BASE-TX、1000BASE-T和2500BASE...

智原推出DDR/LPDDR通用物理层IP解决方案 适用于联电22ULP与14FFC工艺

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发领导厂商智原科技(Faraday Technology Corporation)今日宣布推出可支持第三至第五代DDR/LPDDR的通用物理层IP,适用于联电(UMC)22ULP与14FFC FinFET工艺。智原持续致力于提供优化的自有IP解决方案,协助ASIC客户提升开发效率与产品成本竞争力。 智原的DDR/LPDDR物理层IP解决方案,已广泛应用在多项SoC设计案中,已通过硅验证及单芯片系统整合验证,其高度稳定性与兼容性完全符合JEDEC规范,可确保与内存芯片间资传输效能,同时也优化了功耗表现。22ULP PHY支持低至0.8V的操作电压,特别适用在行动装置、5G与物联网等功耗敏感的应用。14nm物理层支持DDR5/LPDDR5,提供高达6400Mbps的传输速率,并内建参数调整机制、阻抗匹配校正与DFE等功能,确保讯号传输的质量与稳定性。 智原科技营运长林世钦表示:「随着SoC设计日益复杂,市场对高效能与低功耗的内存解决方案需求不断提升。智原提供涵盖控制电路、物理层及子系统整合服务的完...

智原推出最新SerDes IP持续布局联电22纳米IP解决方案

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology Corporation,TWSE:3035)今日宣布其10G SerDes硅智财现已导入联电22纳米工艺。该最新SerDes IP符合高速传输需求,支持多种主流协议,并针对工业自动化、AIoT、5G调制解调器、光纤到户(FTTH)与先进网通等应用进行优化。 智原自2013年以来即持续提供稳健且高效能的SerDes解决方案。此次推出的10G SerDes IP兼容于多项关键协议,包括PCIe Gen1/2/3、USB 3.2 Gen1/2,以及各类xPON标准,并支持多种被动光纤网络(PON)技术,例如 10G-EPON、EPON、XGPON、XGSPON与GPON,展现高度弹性,适用于光网络单元(ONU)设计整合。 为协助客户加速产品开发并降低整合风险,智原亦提供完整的IP客制化与设计服务,涵盖子系统整合、硬核实现,以及从芯片内部、IO到封装与电路板层级的整合讯号/电源完整性(SI/PI)分析。该全方位支持方案有助于客户简化开发流程,缩...
Back to Newsroom