-

智原宣布加入英特尔晶圆代工设计服务联盟,满足下一代应用需求

新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务和IP解决方案的头部厂商智原科技(Faraday Technology Corporation,TWSE:3035)宣布加入英特尔晶圆代工设计服务联盟(Intel Foundry Accelerator Design Services Alliance),本次合作是ASIC设计解决方案满足客户下一代应用的重要里程碑,涵盖人工智能(AI)、高性能运算(HPC)和智能汽车等领域,同时也凸显了双方对推动创新服务及客户成功的共同承诺。

自1993年成立以来,智原一直处于行业领先地位,提供从前端到后端的ASIC服务,帮助客户实现芯片高效能低功耗及成本的目标。此外,智原还可以提供强大的营运持续计划和系统管理,以确保ASIC的长期供货。智原在协助客户实现IP设计与IP整合使用上的专业能力深受客户肯定,并提供增值的IP服务,如SoC/子系统整合、IP客制和IP硬核服务。

智原科技营运长林世钦表示:”我们很高兴成为英特尔晶圆代工设计服务的合作伙伴。英特尔晶圆代工中领先的RibbonFET工艺和创新的多芯片2.5D/3D-IC封装解决方案与我们的SoC整合能力和资源承诺完美契合。本次合作能够扩大我们的服务范围,满足客户对先进应用的需求。”

英特尔晶圆代工生态系统技术部副总裁Suk Lee表示:”我们与智原的合作旨在加速将硅概念产品化。智原在ASIC开发的各个阶段采用了灵活的商务模式,从系统规格讨论开发开始,或者客户自行设计GDS、直到芯片生产、验证、封装、测试,均可能实现无缝端到端共同开发流程,协助客户推动下一代SoC产品的定制创新。”

关于智原科技

智原科技( Faraday Technology Corporation, TWSE: 3035 )以提供造福人类、可持续发展的芯片为使命,提供完整的ASIC解决方案,包含3D先进封装、Neoverse CSS设计、FPGA-Go-ASIC与芯片设计服务。同时,智原拥有丰富的IP产品线,涵盖I/O、Cell Library 、 Memory Compiler 、 ARM -compliant CPUs 、 LPDDR4/4X、DDR4/3、MIPI D-PHY、V-by-One、USB 3.1/2.0、10/100/Giga Ethernet、SATA3/2、PCIe Gen4/3、可编程高速SerDes,及 PCIe Gen4/3 等数百个外设讯号 IP。更多信息,请浏览智原科技网站www.faraday-tech.com或关注微信号faradaytech。

Contacts

新闻连络:
智原科技, 柯奕帆, +886 3 578 7888 ext. 88689, media@faraday-tech.com

Faraday Technology Corporation

TSE:3035


Contacts

新闻连络:
智原科技, 柯奕帆, +886 3 578 7888 ext. 88689, media@faraday-tech.com

More News From Faraday Technology Corporation

智原科技将参与ICCAD 2025 展示AI时代的芯实力

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售领导厂商智原科技(Faraday Technology Corporation,TWSE:3035) 将于11月20日至11月21日参加在成都举行的ICCAD 2025 (中国集成电路设计业年会),现场将展示FlashKit™-22RRAM开发平台、2.5G以太网物理层IP解决方案,并于演讲中介绍智原在AI应用的布局与成果还有2.5D/3D多源小芯片封装服务最新进展,提供给客户最适合的先进工艺以及一站式ASIC量产服务。 这次将于展会中演示的FlashKit-22RRAM低功耗平台采用UMC 22纳米工艺,内嵌Arm Cortex-M7和RISC-V VeeR EH1双架构CPU,并整合了最新的ReRAM闪存技术及可编程电路eFPGA,支持硅片后数据与程序储存与电路修改,加速物联网及智能装置等嵌入式应用的开发周期。另一项展品为基于DSP架构的2.5Gbps以太网物理层IP,兼具超低功耗、高性能与高集成度,支持10BASE-Te、100BASE-TX、1000BASE-T和2500BASE...

智原推出DDR/LPDDR通用物理层IP解决方案 适用于联电22ULP与14FFC工艺

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发领导厂商智原科技(Faraday Technology Corporation)今日宣布推出可支持第三至第五代DDR/LPDDR的通用物理层IP,适用于联电(UMC)22ULP与14FFC FinFET工艺。智原持续致力于提供优化的自有IP解决方案,协助ASIC客户提升开发效率与产品成本竞争力。 智原的DDR/LPDDR物理层IP解决方案,已广泛应用在多项SoC设计案中,已通过硅验证及单芯片系统整合验证,其高度稳定性与兼容性完全符合JEDEC规范,可确保与内存芯片间资传输效能,同时也优化了功耗表现。22ULP PHY支持低至0.8V的操作电压,特别适用在行动装置、5G与物联网等功耗敏感的应用。14nm物理层支持DDR5/LPDDR5,提供高达6400Mbps的传输速率,并内建参数调整机制、阻抗匹配校正与DFE等功能,确保讯号传输的质量与稳定性。 智原科技营运长林世钦表示:「随着SoC设计日益复杂,市场对高效能与低功耗的内存解决方案需求不断提升。智原提供涵盖控制电路、物理层及子系统整合服务的完...

智原推出最新SerDes IP持续布局联电22纳米IP解决方案

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology Corporation,TWSE:3035)今日宣布其10G SerDes硅智财现已导入联电22纳米工艺。该最新SerDes IP符合高速传输需求,支持多种主流协议,并针对工业自动化、AIoT、5G调制解调器、光纤到户(FTTH)与先进网通等应用进行优化。 智原自2013年以来即持续提供稳健且高效能的SerDes解决方案。此次推出的10G SerDes IP兼容于多项关键协议,包括PCIe Gen1/2/3、USB 3.2 Gen1/2,以及各类xPON标准,并支持多种被动光纤网络(PON)技术,例如 10G-EPON、EPON、XGPON、XGSPON与GPON,展现高度弹性,适用于光网络单元(ONU)设计整合。 为协助客户加速产品开发并降低整合风险,智原亦提供完整的IP客制化与设计服务,涵盖子系统整合、硬核实现,以及从芯片内部、IO到封装与电路板层级的整合讯号/电源完整性(SI/PI)分析。该全方位支持方案有助于客户简化开发流程,缩...
Back to Newsroom