-

智原推出支援多家晶圆厂FinFET工艺的芯片后端设计服务

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- (美国商业资讯) -- ASIC设计服务暨IP研发销售厂商智原科技﹝Faraday Technology Corporation,TWSE:3035﹞今日推出支援多家晶圆厂FinFET工艺的芯片后端设计服务(design implementation service),由客户指定制程(8纳米、7纳米、5纳米及更先进工艺)及生产的晶圆厂。这个设计服务项目运用了智原ASIC设计经验与资源,主要客户为无晶圆厂的IC设计公司、系统厂、ASIC服务公司、或晶圆厂,客户可依据自己的研发资源进行分配,将特定设计模块委由智原协助完成,以加快产品上市时程。

智原科技自1993年成立以来,已广泛地在各个应用领域累积丰富的设计与量产经验,熟悉IC芯片设计流程的每个环节与量产的各项预备工作。这项新推出的设计服务项目包含专属的研发团队与项目管理人,可协助客户完成系统整合、系统验证、电路验证、电路合成、DFT测试用电路的导入、或后端布局设计实现及验证等阶段。

为保障客户信息安全,智原工程师透过专用的机房远程联机到客户端,设计数据库完全由客户掌控,全程监控录像管理。此外,设计团队透过智原内部流程系统管理设计项目,确保工作进度及质量,达到首次流片便顺利量产。

智原科技营运长林世钦表示:「智原每年交付50个ASIC设计案,其中20%属于大型SoC设计,无论服务质量与信息安全都深获客户的信任。这次新推出的设计服务便是充分善用我们30年来丰富的设计经验;相信智原的SoC专业技术与稳定的人才资源都将有效地满足市场上日益增加的前段与后段设计服务需求。」

关于智原科技

智原科技(Faraday Technology Corporation, TWSE: 3035)为专用集成电路(ASIC)设计服务暨知识产权(IP)研发销售领导厂商,通过ISO 9001与ISO 26262认证,总公司位于台湾新竹科学园区,并于中国大陆、美国、日本与欧洲设有研发、营销据点。重要的IP产品包括:I/O、标准单元库、Memory Compiler、兼容ARM指令集CPU、LPDDR4/4X、DDR4/3、MIPI D-PHY、V-by-One、USB 3.1/2.0、10/100 Ethernet、Giga Ethernet、SATA3/2、PCIe Gen4/3、28G可编程高速SerDes,以及数百个外设数字及混合讯号IP。更多信息,请浏览智原科技网站www.faraday-tech.com或关注微信号faradaytech。

Contacts

媒体联络
Evan Ke 柯奕帆
+886.3.5787888 ext. 88689
evan@faraday-tech.com

Faraday Technology Corporation

TSE:3035


Contacts

媒体联络
Evan Ke 柯奕帆
+886.3.5787888 ext. 88689
evan@faraday-tech.com

More News From Faraday Technology Corporation

智原科技将参与ICCAD 2025 展示AI时代的芯实力

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售领导厂商智原科技(Faraday Technology Corporation,TWSE:3035) 将于11月20日至11月21日参加在成都举行的ICCAD 2025 (中国集成电路设计业年会),现场将展示FlashKit™-22RRAM开发平台、2.5G以太网物理层IP解决方案,并于演讲中介绍智原在AI应用的布局与成果还有2.5D/3D多源小芯片封装服务最新进展,提供给客户最适合的先进工艺以及一站式ASIC量产服务。 这次将于展会中演示的FlashKit-22RRAM低功耗平台采用UMC 22纳米工艺,内嵌Arm Cortex-M7和RISC-V VeeR EH1双架构CPU,并整合了最新的ReRAM闪存技术及可编程电路eFPGA,支持硅片后数据与程序储存与电路修改,加速物联网及智能装置等嵌入式应用的开发周期。另一项展品为基于DSP架构的2.5Gbps以太网物理层IP,兼具超低功耗、高性能与高集成度,支持10BASE-Te、100BASE-TX、1000BASE-T和2500BASE...

智原推出DDR/LPDDR通用物理层IP解决方案 适用于联电22ULP与14FFC工艺

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发领导厂商智原科技(Faraday Technology Corporation)今日宣布推出可支持第三至第五代DDR/LPDDR的通用物理层IP,适用于联电(UMC)22ULP与14FFC FinFET工艺。智原持续致力于提供优化的自有IP解决方案,协助ASIC客户提升开发效率与产品成本竞争力。 智原的DDR/LPDDR物理层IP解决方案,已广泛应用在多项SoC设计案中,已通过硅验证及单芯片系统整合验证,其高度稳定性与兼容性完全符合JEDEC规范,可确保与内存芯片间资传输效能,同时也优化了功耗表现。22ULP PHY支持低至0.8V的操作电压,特别适用在行动装置、5G与物联网等功耗敏感的应用。14nm物理层支持DDR5/LPDDR5,提供高达6400Mbps的传输速率,并内建参数调整机制、阻抗匹配校正与DFE等功能,确保讯号传输的质量与稳定性。 智原科技营运长林世钦表示:「随着SoC设计日益复杂,市场对高效能与低功耗的内存解决方案需求不断提升。智原提供涵盖控制电路、物理层及子系统整合服务的完...

智原推出最新SerDes IP持续布局联电22纳米IP解决方案

台湾 新竹--(BUSINESS WIRE)--(美国商业资讯)-- ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology Corporation,TWSE:3035)今日宣布其10G SerDes硅智财现已导入联电22纳米工艺。该最新SerDes IP符合高速传输需求,支持多种主流协议,并针对工业自动化、AIoT、5G调制解调器、光纤到户(FTTH)与先进网通等应用进行优化。 智原自2013年以来即持续提供稳健且高效能的SerDes解决方案。此次推出的10G SerDes IP兼容于多项关键协议,包括PCIe Gen1/2/3、USB 3.2 Gen1/2,以及各类xPON标准,并支持多种被动光纤网络(PON)技术,例如 10G-EPON、EPON、XGPON、XGSPON与GPON,展现高度弹性,适用于光网络单元(ONU)设计整合。 为协助客户加速产品开发并降低整合风险,智原亦提供完整的IP客制化与设计服务,涵盖子系统整合、硬核实现,以及从芯片内部、IO到封装与电路板层级的整合讯号/电源完整性(SI/PI)分析。该全方位支持方案有助于客户简化开发流程,缩...
Back to Newsroom