東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- 東芝は、マイコン・無線通信IC向けに65nmのロジックプロセスをベースとした、フラッシュメモリとロジック回路の混載プロセス（以下、65nm-フラッシュ）を開発しました。また、130nmロジックプロセスと130nmのアナログパワープロセスをベースとした、シングルポリ不揮発性メモリとロジック回路の混載プロセス（以下、130nm-NVM[1]）も開発しました。
今後、これらのプロセスを、マイコン、無線通信、モーター制御や電源などのさまざまなアプリケーションに適用し、製品ラインアップを拡大していきます。65nm-フラッシュを適用した製品は2016年第2四半期に、130nm-NVMを適用した製品は2015年第4四半期に、サンプル出荷を予定しています。
65nm-フラッシュでは、当社の65nmロジックプロセス技術をベースに、米国シリコンストレージテクノロジー社(SST社)[2]の保有する第3世代SuperFlash®セル技術を加え、回路設計や製造プロセスを最適化することにより、消費電力の削減を実現しました。従来のプロセスに対して、今回、超低消費電力65nmプロセスとの組み合わせを行うことで、本プロセスを用いた民生・産業用マイコン製品では、従来比60%減の低消費電力動作が可能になります。
65nm-フラッシュを適用した製品では、第一弾として2016年6月までにIoT市場向けのマイコンを開発します。これに続き、2016年度中に近距離無線技術BLE(Bluetooth Low Energy)に搭載した製品のサンプル出荷を予定しています。また、近接無線技術NFC(Near Field Communication)コントローラや無線カードなど低消費電力特性を活かせる無線通信IC製品群に65nm-フラッシュを順次展開しています。今後は、市場の要求に応え、さらなる消費電力を削減するフラッシュメモリ周辺回路技術、ロジックおよびアナログ回路技術の開発を進め、システム全体での低電力化を図り、動作電流比較50µA/MHzをターゲットにIoT分野へのさらなる製品の展開・拡張を目指します。
130nm-NVMは、電源ICなどコスト低減要求の大きい製品分野向けに開発したプロセスです。130nmロジックプロセスをベースに、台湾YMC社[3]のシングルポリMTP（Multi-time programmable）メモリセル（以下、MTPセル）を採用し、セルへの書き込み時間などの仕様に応じてプロセスの最適化を行うことにより、マスク工程の増加を3工程以内に抑えました。従来、素子構造が異なるため、アナログ製品へのフラッシュメモリとロジック回路の混載は開発に時間がかかるものでした。今回、ロジック回路の素子と同様の構造を持つYMC社のMTPセルを導入したことによって、混載が容易になりました。これにより、従来、複数のチップで対応していた機能を単一のチップで実現できるようになったため、アナログ回路とMTPセルの接続に使用していた端子を削減することで、出力特性の精度を高めるなど広範囲におよぶ設定オプションを提供できるほか、製品の小型化が可能になります。今後、MTPセルをアナログICなどの出力精度の調整に用いて、高い精度が求められる電源ICなどへ展開していきます。
＊SuperFlash®はマイクロチップ・テクノロジー社の登録商標です。
注1 NVM：Non-Volatile
Memory。 不揮発性メモリ
注2 SST社：Silicon Storage
Technology。マイクロチップ・テクノロジー社の完全子会社
注3 YMC社：Yield Microelectronics
Corporation。台湾のIP開発会社
お客様からの本発表に関するお問い合わせ先：
ミックスドシグナルIC応用技術部 Tel: 044-548-2518
http://toshiba.semicon-storage.com/jp/contact.html
＊本資料に掲載されている情報（製品の価格／仕様、サービスの内容およびお問い合わせ先など）は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。
