東芝：動作条件に応じて消費電力を最小にする機能を搭載した混載SRAMを開発

東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- 東芝は、スマートフォンなどの携帯機器向けシステムLSIに混載されるSRAMの消費電力を大幅に削減する回路技術を開発しました。今回開発したビット線電力計算器、及びデジタル制御リテンション回路をSRAMに搭載することで、待機時から高速動作時、室温から高温までの幅広い動作条件で消費電力を削減することが可能です。
今回試作したチップでは従来技術と比べて動作電力を27%、待機電力を85%削減できることを確認しました（25℃で動作時）。
本成果は、サンフランシスコにて開催されたISSCCにて、2013年2月20日（現地時間）に発表しました。

スマートフォンなどの携帯機器ではバッテリを長時間駆動させる為、高速動作時だけでなく、MP3など負荷が低い動作時における消費電力の削減も求められています。一般にLSIの論理回路は電圧を下げると動作電力を低減できる傾向にありますが、SRAMは電圧を下げるとかえって動作電力が増加してしまう場合があります。このようにSRAMは動作電力が最小となる電圧が動作条件によって異なるため、動作電圧を最適化することが困難でした。
またSRAMはシステムLSIの待機電力の大半を占めており、待機電力を低減するためには常時SRAMに電力を供給しているアナログ式電圧制御回路の電圧制御アンプの消費電力を削減することが課題でした。

このような課題を考慮し、東芝はビット線電力計算器及び、デジタル制御リテンション回路を適用した混載SRAMを開発しました。
SRAMにはビット線と呼ばれる読み出しデータ転送用の配線があり、この配線の充放電がSRAMの動作電力の多くを占めています。今回このビット線を利用したクロック生成回路と、このクロック周波数をモニタする回路で構成されるビット線電力計算器を搭載することにより、従来困難であったビット線の動作電力予測が可能になりました。このビット線の動作電力とそれ以外の回路で消費される動作電力の合計が最小となるように電圧を選択することで、動作条件に応じた最小電力でSRAMを動作させることが可能になります。また待機電力対策として、SRAMの電圧制御回路にデジタル方式を採用したデジタル制御リテンション回路を開発しました。これによりSRAMに電圧を供給する電圧制御バッファのサイズ情報をデジタルで保持できるため、周期的に電圧制御アンプを起動しバッファサイズを更新することで、大幅な電力削減が可能になりました。また複数のSRAM間で同一の電圧制御アンプを共有し、順次バッファサイズ情報を更新することで従来のアナログ方式に比べて電源制御回路の面積増大を最小限にとどめることが可能になりました。

東芝は、より低消費電力なLSIを実現するため、今回開発したSRAM技術のデジタル機器への実用化を目指して開発を進めていきます。