Toshiba mette a punto tecnologia efficiente in termini di costo per piattaforma CMOS da 32nm con litografia a esposizione singola avanzata

TOKYO--(BUSINESS WIRE)--Toshiba Corporation (TOKYO:6502) ha presentato oggi una tecnologia efficiente in termini di costo per piattaforma CMOS da 32nm che offre una densità più elevata e prestazioni migliori dimezzando al tempo stesso il costo per funzione rispetto alla tecnologia a 45nm. La piattaforma è stata realizzata impiegando un avanzato processo di litografia a esposizione singola e una tecnologia di processo denominata gate-first metal gate/high-K. La suddetta tecnologia abilita una cella SRAM di 0,124μm² e una densità di 3.650 gate/mm². La cella SRAM è la più piccola della generazione di chip da 32nm messi a punto finora. La tecnologia per piattaforma è basata su una tecnologia di processo da 32nm sviluppata congiuntamente a NEC Electronics Corporation.

La migrazione del processo produttivo di semiconduttori avanzati si trova a dover sostenere impegni non indifferenti per conseguire sia competitività dei costi che migliori prestazioni per regole di progettazione più severe.

Il testo originale del presente annuncio, redatto nella lingua di partenza, è la versione ufficiale che fa fede. Le traduzioni sono offerte unicamente per comodità del lettore e devono rinviare al testo in lingua originale, che è l'unico giuridicamente valido.