VERSION CORREGIDA Toshiba establece una nueva tecnología de plataforma para procesos de 40nm CMOS

Reduce el consumo de energía en más de un 50%

TOKIO--(BUSINESS WIRE)--Toshiba Corporation (TOKIO:6502) anunció hoy una tecnología de plataforma 40nm CMOS con base en la tecnología de proceso de 45nm desarrollada conjuntamente con NEC Electronics. La nueva plataforma fabrica sistemas de circuitos integrados (System-on-Chip, SOC) para las aplicaciones móviles que dependen de la electricidad y que consumen menos de la mitad de energía del circuito integrado a gran escala (Large Scale Integration, LSI) de la generación de tecnología de 65nm. La empresa también anunció que espera implementar la tecnología en muestras durante el cuarto trimestre del año fiscal 2008 y en producción masiva en el segundo trimestre del año fiscal 2009. La nueva plataforma se dio a conocer hoy en el Encuentro Internacional de Dispositivos Electrónicos (International Electron Devices Meeting, IEDM), en San Francisco, California.

La aplicación móvil avanzada requiere de circuitos integrados de tamaño y consumo de energía menores. La migración de procesos es una solución para satisfacer la demanda; sin embargo, la menor longitud del canal tiende a producir fugas de corriente. Tanto la reducción en el consumo de energía como el menor tamaño de los circuitos integrados requieren de control de la concentración de impurezas en el canal y una mejor distribución.

Toshiba ha establecido y aplicado una nueva tecnología de plataformas para una nueva secuencia de activación mediante el recocido para lámparas de destellos, la optimización de las impurezas en el proceso de implantación de iones y la aplicación de aislantes Hafnium incorporados y tecnologías de diseño para la fabricación (Design for Manufacturing, DFM). Al duplicar el proceso de recocido en las lámparas de destellos, aumentó el rendimiento de la tensión positiva (PMOS) y negativa (NMOS). El agregado de germanio con nitrógeno en el proceso de implantación de iones minimizó la concentración en el área del canal, que contribuyó a un mayor rendimiento del transistor. Los aislantes Hafnium incorporados mejoran la corriente de alimentación al incrementar el voltaje del umbral sin una excesiva concentración de impurezas en el canal. La aplicación de tecnologías DFM permitió una distribución a escala intensa con menores defectos litográficos.

Toshiba mejorará aún más el desarrollo de la tecnología de bajo consumo para las generaciones avanzadas.

El texto original en el idioma fuente de este comunicado es la versión oficial autorizada. Las traducciones solo se suministran como adaptación y deben cotejarse con el texto en el idioma fuente, que es la única versión del texto que tendrá un efecto legal.